

TSMC 0.25UM CMOS HIGH VOLTAGE
MIXED SIGNAL GENERAL PURPOSE IIA BASED
BCD 1P5M SALICIDE NBL EPI AL USG
2.5/5/7/12/20/24/40/45/60V, VG2.5/5/12V

製程可允許之 DRC 假錯列表

由於製程廠商要求以 calibre 為標準檢查平台，若有calibre 檢查之後察覺錯誤，實質上並不違反Design Rule 文件所列規則，且Layout 上無法修整至Error Free，請聯絡CIC 相關製程負責工程師，我們將與製程提供廠商或參與製程人員討論。如遇到不明或上列未列之DRC Error 請與工程師討論，請勿自行合理化!!

- (1) DRM. R. 1 在忽略前，請參考製程文件 T025CVDR015 中之相關說明
- (2) NET_AREA_RATIO_RDBS