首頁 晶片製作晶片下線製程/矽智財簡介
Print(另開新視窗) facebook(另開新視窗)

製程/矽智財簡介

製程名稱：
ADFP 16nm virtual process
製程簡介：
ADFP 16nm virtual process


各類製程晶片提供服務列表一
代號 製程分類 製程技術 提供廠商 Full-Custom Cell-Based MEMS Multi-option-MEMS
TN16FFC CMOS 16 nm TSMC V V - -
TN28HPCplu CMOS 28nm TSMC V V - -
AISOC CMOS 28nm TSMC - V - -
TN40G CMOS 40 nm TSMC V V - -
TN90GUTM CMOS 90 nm TSMC V V - -
T18 CMOS 0.18 um TSMC V V - -
U18 CMOS 0.18 um UMC V V V -
D35 CMOS 0.35 um TSMC V V - V
SiGe18 BiCMOS 0.18 um TSMC V - - -
P15 GaAs 0.15 um WIN V - - -
GaN12 GaN 0.12 um WIN V - - -
T18HVG2 CMOS 0.18 um TSMC V V - -
IMEC-SiPh SiPhotonics 0.13 um IMEC V - - -
T50GaN GaN 0.5 um TSMC V - - -
註1：表一中的"-"表示不提供該製程Cell-based/MEMS/Multi-option-MEMS之服務。


各類製程晶片提供服務列表二
代號 製程分類 製程技術 提供廠商 書審面積上限 教育性晶片
面積限制
TN16FFC CMOS 16 nm TSMC - -
TN28HPCplu CMOS 28nm TSMC - -
AISOC CMOS 28nm TSMC - -
TN40G CMOS 40 nm TSMC - -
TN90GUTM CMOS 90 nm TSMC 1 1 x 1
T18 CMOS 0.18 um TSMC 無限制 1.2 x 1.2
U18 CMOS 0.18 um UMC 無限制 1.5 x 1.5
U18MEMS CMOS-MEMS 0.18 um UMC 無限制 1.5 x 1.5
D35 CMOS 0.35 um TSMC 無限制 1.5 x 1.5
Multi-option-MEMS35 Post Process 0.35 um TSMC/APM 無限制 1.5 x 1.5
SiGe18 BiCMOS 0.18 um TSMC 無限制 1.2 x 1.2
P15 GaAs 0.15 um WIN 無限制 等於1x1或1x2或1.5x1或1.5x2或2x1或2.5x1或3x1
GaN12 GaN 0.12um WIN 無限制 1 x 1
T18HVG2 CMOS 0.18 um TSMC 無限制 1.3 x 1.3
T50GaN GaN 0.5 um TSMC  無限制 1.2 x 1.2
註1：上表中的"-"表示該製程不適用書面審查方式或無教育性晶片。
註2：面積限制部份，長度單位為mm，面積單位為mm*mm。