GaN 製程 PA 電路量測規範公告
敬啟者
本中心統計發現，GaN 製程晶片於on-wafer下針測試時，探針損耗機率過高，且多發生於功率放大器 (PA) 電路。為降低探針耗損、維持量測服務之量能、並提升量測成功率，自 114 年 10 月後之下線梯次晶片起，凡申請量測之 GaN製程PA 電路，須完成 DC 打線至 PCB 後供電，方能受理。其他電路 (如 LNA、VCO …) 仍維持可直接下針測試。若未進行 DC 打線而仍希望下針量測者，請自行攜帶DC探針，並於量測前簽署「自備探針切結書」，始得受理測試申請。
敬請配合，感謝您的理解與支持。